摘要：基于零中頻正交解調(diào)原理的頻率特性測試儀，用于檢測被測網(wǎng)絡(luò)的幅頻特性和相頻特性。系統(tǒng)采用集成數(shù)字直接頻率合成器AD9854產(chǎn)生雙路恒幅正交余弦信號，作為掃頻信號源，以FPGA為控制核心和運算平臺，結(jié)合濾波器、放大器、混頻器及ADC電路，實現(xiàn)對雙端口網(wǎng)絡(luò)在1-40MHz頻率范圍內(nèi)頻率特性的點頻和掃頻測量，并在LCD屏上實時顯示相頻特性曲線和幅頻特性曲線。

引言

AD9854數(shù)字合成器是高度集成的器件，它采用先進的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器，在高穩(wěn)定度時鐘的驅(qū)動下，AD9854可產(chǎn)生頻率穩(wěn)定、相位、幅度可編程的正弦和余弦信號?；谶@個特性，AD9854非常適合作網(wǎng)絡(luò)頻率特性測試儀的信號源。采用FPGA控制AD9854的信號輸出和ADS7813的采樣時序，靈活方便，FPGA有豐富的邏輯資源和高速運算能力，提高了系統(tǒng)的實時性。

1 系統(tǒng)原理及方案設(shè)計

1.1 系統(tǒng)原理

1.2 系統(tǒng)總體設(shè)計

系統(tǒng)由集成DDS芯片AD9854產(chǎn)生兩路頻率范圍為1MHz-40MHz的正交恒幅掃頻信號，經(jīng)無源巴特沃斯低通濾波器濾波后由寬帶運算放大器放大輸出。將一路信號作為待測網(wǎng)絡(luò)的信源，再將待測網(wǎng)絡(luò)的輸出信號分別與掃頻信號源產(chǎn)生的兩路正交信號混頻，分別由低通濾波器濾除高頻信號得到直流信號，由兩個AD分別采集后送入FPGA進行數(shù)據(jù)處理得到被測網(wǎng)絡(luò)輸出信號幅度和相位，同時顯示測得網(wǎng)絡(luò)參數(shù)并畫出幅頻特性曲線和相頻特性曲線。系統(tǒng)整體框圖如圖1所示。

2 電路設(shè)計

2.1 DDS掃頻信號源

AD9854的DDS核具有48位的頻率分辨率(在300M系統(tǒng)時鐘下，頻率分辨率可達1uHz)，輸出14位相位截斷保證了良好的無雜散動態(tài)范圍指標。由于時鐘為300MHz時，產(chǎn)生40MHz信號一個周期內(nèi)只有7個點，因此設(shè)計一個7階無源橢圓低通平滑濾波器可以使波形無明顯失真，實際得到的信號信噪比大于40dB。橢圓濾波器用軟件Filter Solution 設(shè)計，如圖2所示。

2.2 放大器

AD9854產(chǎn)生的信號幅度較小，不滿足要求，需要放大。信號頻率較高，選用TI公司的寬帶放大器OPA847，OPA847增益帶寬積高達3.9GHz，輸入失調(diào)電壓為0.6mV，噪聲系數(shù)僅為1.2nV/√Hz ，非常適合此處高頻信號的放大。采用同相放大方式，將信號放大到合適的大小，且保證信號源產(chǎn)生的兩路信號幅度一致。

關(guān)鍵詞： AD9854 FPGA 濾波器 DDS ADC 201504